对于某存储芯片，假定动态刷新间隔为2ms，读写周期和刷新周期均为0 2微秒，该芯片中包含128行，每个刷新周期可以完成一行存储单元的刷新，如果该芯片采用异步刷新方式工作，
2024-07-31某计算机使用4体交叉编址存储器，假定存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，可
2024-07-31若容量为128KB的存储器由若干个8K×8位的存储芯片组成，若其存储字长为16位且内存按字编址，则地址BC2FH所在芯片的首地址为（ ）
2024-07-31设CPU发送指令和数据地址到存储器需要1个时钟周期，存储器受到CPU信息到传出数据需要7个时钟周期，总线上每传送1次数据需要1个时钟周期。若Cache块大小为32B，存取
2024-07-31在CPU执行一段程序的过程中，共访存1000次，其中Cache命中950次，设Cache存取周期为10ns，主存存取周期为120ns，则Cache-主存系统的效率是（
2024-07-31Cache采用8路组相联映射方式，共有64块，若主存有16K块，按字节编址，主存块大小为256B，则Cache标记的位数为（ ）
2024-07-31下述有关Cache与虚拟存储器的手法中错误的有（ ）I 一次访存中，页表不命中，则Cache一定也不命中II Cache不命中的损失要大于页表不命中的损失III Cac
2024-07-31假定编译器将赋值语句“x=x+3;”转换为指令”add xaddr, 3”，其中 xaddr 是 x 对应的存储单元地 址。若执行该指令的计算机采用页式虚拟存储管理方式，
2024-07-31
精选课程
资讯
备考
报考
备考
真题
互动
工具
24考研
25考研
